ATM ADAPTATION DEVICE AND CRC CODE GENERATION CIRCUIT

Publication number: JP7183887

Publication date: 1995-07-21

Inventor: YAJIMA HITOSHI; YANAGI JUNICHIRO; HAMADA TORU: TANAKA KATSUYOSHI

Applicant: HITACHI LTD: HITACHI VLSI ENG

Classification:

H04L1/00: H04L12/28: H04Q3/00: H04L1/00:

H04L12/28; H04Q3/00; (IPC1-7): H04L12/28; H04L1/00;


H04Q3/00

- European: Application number: JP19930326831 19931224 Priority number(s): JP19930326831 19931224

Report a data error here

Abstract of JP7183887

PURPOSE:To easily generate the cyclic redundant Inspection code for an ATM adaptation layer frame in an ATM adaptation device. CONSTITUTION:A cyclic redundant inspection code generation circuit 2, an FIFO memory 3 temporarily storing a reception ATM cell, a buffer 4 for frame assembling which is prepared for every address of the ATM cell and a processor 1 are mutually connected by a bus. At a point of time when the header part of each cell is read from the FIFO memory 3, the CRC values up to the previous cell at the same address are set to a CRC code generation circuit 2. When the information field part of the cell is transferred from the FIFO memory 3 to a frame assembling buffer 4, the CRC values up to the point of time are generated in the CRC code generation circuit 2 at the same time and these values are stored in the frame assembling buffer 4. As a result, the generation of a cyclic redundant inspection code and a collation processing can be promptly executed with little hard quantity.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-183887

(43)公開日 平成7年(1995)7月21日

(51)Int.CL ⁶ H 0 4 L H 0 4 Q	1/00	微別配号 B	庁内整理番号 9371-5K 8732-5K	FΙ		技術表示箇所		
				H04L	11/ 20		E	
				審查請求	未請求	請求項の数5	OL	(全 12 頁)
(21)出顯番号		特顯平5-326831		(71)出願人				
(22)出顧日		平成5年(1993)12月		株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地				
			(71)出願人	000233468 日立超エル・エス・アイ・エンジニアリン グ株式会社 東京都小平市上水本町5丁目20番1号				
				(72)発明者	矢嶋 (東京都		生1丁	3280番地
				(74)代理人		小川 勝男	4472	
							1	最終買に続く


(54) 【発明の名称】 ATMアダプテーション装置およびCRC符号生成回路

(57)【要約】

【目的】ATMアダプテーション装置において、ATM アダプテーションレイヤフレームに対する巡回冗長検査 符号の生成を容易にすることを目的とする。

[構成] 選屈元長検査符号生成回路 2 と、受信 ATMセルを一時業務するFIFOメモリ3 と、ATMセルの宛 たごとに用業されたフレーム銀立用のパッファ4 と、ブ ロセッサ1 とをパズで相互接続する。FIFOメモリ3 から各セルのヘッダ部を読み引す時点で、同一宛たの前 セルまでのCR C値をCR C符号生成回路 2に設定し、 FIFOメモリ3から上記セルの情報フィールド部分を フレーム組立パッファ 4 小版立するとき、同時にCRC 符号生成回路 2 でその時点までのCR C値が生成し、こ れをフレール銀虹がソファタ 4に記憶しておく。

[効果] 少ないハード量で巡回冗長検査符号の生成と服 合処理を迅速に実行できる。



【特許謝求の範囲】

[請求項,1] ATN領から受信したATNセルを一時書 様するためのFIFOメモリと、上配FIFOメモリか ち取り出されたATMセルをフレームた組み立てるため のパッファメモリと、上記パッファメモリで観み立てら れたフレームのピット誤りを検査するための巡回元段検 変符号を生成するCR C符号生成回路と、ATMセルの 転送を制御するためのプロセッサとをパスで相互接続 し、上記プロセッサの制御動件によって、上記FIFO メモリから上記パッファメモリンのATMセルの該力 10 しの客度、上記CRC符号生成回路への初期値設定と、 上記CRC符号生成回路へのも別が直接を行う ことを特徴とするストMアダプテーションを握り

[耐速項2] 前記パッファメモリに銀立て中のフレーム に対応して既生成済のCR C符号を記憶しておき、前記 プロセッサが、前記FIFOメモリから取り出されたA TMがフレームの先頭七ルの場合は初期化データ、先頭 セル以外の場合は減セルの宛会と対応する既生成済のC R C符号を前記CR C符号生を回路に前的初端とレて 設定することを特徴とする前来項1に配破のATMアダ 20 プテーション接触

【請求項3】前記プロセッサが、前記FIFOメモリから前記パッファメモリにATMとルのヘッダ部を転送した後に、前記CRC符号生成国路に前記初期値を設定し、上記パップファメモリに上記―ATMと比の情報フィールド部を転送する時、上記CRC符号を成回形に上記ATMとルの情報フィールド部を供給し、次のATMセルの情報フィールド部を供給し、次のATMセルの取り出しに先だって、上記CRC符号生成国路生成されたCRC符号中間預を前記パッファメモリに記述することを検索とする節泉項2に記憶のATMアダプラー のション装置。

[請求項4] 外部データバスを介してプロセッサからデータの供給を受けるCRC 符号生成回路において、上記外部データバスから並列入力されたCRC 高原対象データをデータ幅の小さい並列データに分割するためのやレクグ手段と、CRC 符号を生成するための内部政策回路と、既止成法のCRC 符号を検討するためのラッチ手段と有し、上配内部政策回路が、上記ラッチ手段から保給されるが由データのバス幅よりも大きいデータ幅をもつ既生成族のCRC 符号と、上記とクラ年歌から観汰に供給されるデータのバス幅よりも大きいデータ幅をもつ既生成族のCRで特と、上記テッチを開放に供給されるデータのバスによりてCRC で表し、これてCRC 存号を表示するCRC で表し、これてCRC 存号を表示するCRC 存号生成回路、

【請求項 5】 初期値として入力されたデータを保持する 第1のラッチ部と、入力データを上位データと下位データとに切り募える第1のセレクタ紙と、第1のセレクタ 能からのデータと第2のラッチ部からの修選データとを 入力とする流算部と、初期値として入力されたデータと 演算部からの出力データとも切り替える第2のセレクタ 紙と、第2のセレクタ部からの出力データを保持する第 の

2のラッチ部と、第2のラッチ部からの出力データを 化のデータ上下板のデータ上に切り軽える第3のセレク 夕部と、第3のセレクタ部の出力データの国路外部への 出力を制算する出力制抑回路階と、国路内部で使用され ラッチ用クロック程号とセレクト信号を生成する内部 制御信号生成回路部とを備えたことを特徴とするCRC 解料申転即略、

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ATM (Asynchronous Transfer Mode)アダプテーション装置に関し、更に詳し くは、ATMセルリアセンブル時のAAL (ATM Adaptation Layer)レベルの返回冗長検査 (以下、CRCと略 す) 符号の4成回路に関する。

[0002]

[0003]

「発明が解決しようとする課題」然名で、ATM (Async hronous Transfer Node) アグテーション後属において は、ATM 回路側から入力されるデータ (アレーム) は、設定長の機から入力されるデータ (アレーム) は、設定長の機かから入れて加せ、(以下、単にセルという) に分割され、他の完先データのセルと互はした光等システム方式と同様の方式で各入ガデータ毎のCR C符号を生成しようとすると、各発表データ毎にCR CR 行号を生成しようとすると、各発表データ時にCR CR 行号を生成しまります。とのようなハード最の側大を抑えるために、例えば、合充発術に入力ルをAALレイルのフレームは関立った後、共用のCR C符号生成回路で一括してCR C符号 生成自よび無合処理を行うようにした場合、プロセッサの合物に個対か年じる。

【0004】また。CR C符号の生成拠距には、違列データを入力とするCR C符号生成回路が適用されるが、この回路は、生成すべきCR C符号のピット数と進列人力されるデータビット数の増加に伴って準値的論理和の論型ゲート数が増加し、回路規能が大型化する。これを避けるために、例えば、CR C符号生成回路の並列入力データ幅を外部データバス幅よりも小さくすると、この回路へのデータ書き込み動作回数が増え、CR C符号生成機関がかるという同様があるという開始があるという開始があるという開始があるという開始がある。

【0005】本発明の目的は、ATMセルから組み立て られたデータのCRC符号生成処理をハードウエア量の 増加を抑えて実現できるATMアダプテーション装置、 およびCRC符号生成同路を提供することにある。

【0006】本発明の他の目的は、ATMセルから組み 立てられたデータフレームについてのCRC符号生成と 照合の所要時間を短縮できるATMアダプテーション装 置、およびCRC符号生成回路を提供することにある。 [0007]

【課題を解決するための手段】上記目的を達成するため 10 に、本発明では、CRC符号生成回路と制御用のプロセ ッサとバッファメモリとをパス (プロセッサパス) で相 互接続し、上記プロセッサからCRC符号生成回路にC RC符号消算のための初期値(既生成CRC符号を含 む)を任意に設定できるようにしたことを特徴とする。

【0008】また、本発明では、上記パッファメモリに ATMセルの宛先毎に設けられたデータフレーム組立て 用パッファエリア、またはこれに対応するパッファエリ アに、現在組立て途中にあるデータフレームについての 既に生成済のCRC符号を記憶しておき、新たに受信さ 20 れたATMセルを該当するデータフレーム組立て用バッ ファエリアに蓄積する時、既生成済のCRC符号を初期 値として、CRC符号生成回路が上記受信ATMセルに ついてCRC符号演算を実行し、演算結果を上記パッフ ァメモリ記憶しておくことを特徴とする。

【0009】本発明によるATMアダプテーション装置 における制御手順は、例えば、受信セルが一時的に蓄積 されるFIFOからATMセルのヘッダ部を取り出した 時点で、そのヘッダ部に含まれている宛先情報と対応す る生成済のCRC符号をパッファメモリから読み出し、 CRC符号生成同路に初期値として設定する。ただし、 取り出されたセルがAALで組み立てられるデータフレ ームの先頭セルの場合は、CRC符号生成同路を初期化 する。次に、FIFOから上記ATMセルの情報フィー ルドを取り出してフレーム組立用のパッファエリアに転 送する時、情報フィールドをCRC符号生成同路に供給 し、CRC符号を生成する。CRC符号の生成値は宛先 と対応するパッファへ格納しておく。

【0010】 本発明のCRC符号生成同路は、外部デー タバス (プロセッサバス) から並列入力されたCRC液 40 算対象データをセレクタによってデータ幅の小さい並列 データに分割し、内部演算回路が、外部データバス幅よ りも大きいデータ幅をもつ既生成済のCRC符号と、上 記セレクタから順次に供給されるデータ幅の小さいCR C演算対象データとによってCRC符号を演算するよう にしたことを特徴とする。

[0011]

[作用] 本発明によれば、プロセッサからCRC符号生 成同路にCRC油質のための初期値を任意に設定できる のCRC符号生成回路でCRC符号を生成でき、ハード ウエアを簡単にすることができる。また、FIFOメモ リから受信セルをFIFOメモリから組立てパッファに 転送する時、このセルについてのCRC符号の生成処理 を同時に行うことができるため、組立てバッファでデー タフレームの組立が完了してから1フレーム分のCRC 液算を一括して実行する場合に比較して、CRC符号生 成のための所要時間を短縮し、データの転送遅延を軽減

[0012] また、本発明のCRC符号生成回路は、演 算部への並列入力データ幅を外部データバス幅よりも小 さくしているため、演算部の回路を小規模化できる。

[0013] 【実施例】以下、本発明の実施例を図面を参照して説明 する.

【0014】図2は、ATMセルのフォーマットを示 す。ATMセル7は、53パイトの固定長パケットであ り、5パイトのヘッダ71と、48パイトの情報フィー ルド72とから成る。

[0015] 図3は、AALタイプ5のCPCS-PD U (Common Part ConvergenceSublaver - Protocol Data Unit)のデータフォーマットを示す。CPCS-PDU 8は、可変長の情報フィールド81と、フレーム全体が 48パイトの倍数となるように挿入されるパッド82 と、32ピットのCRCを含む8パイトのトレイラ83 とから成り、図2に示したATMセルの複数セル分の情 報フィールド72が組み立てられて上記可変長の情報フ ィールド81を構成する。

【0016】図1は、本発明によるATMアダプテーシ ョン装置の基本的な構成を示す。1はデータ転送を制御 するためのプロセッサ、2はCRC符号計算を行うため のCRC符号生成回路、3はATM回線に接続されたA TMインターフェース、4はATM回線から受信された ATMセルを一時的に蓄積するためのFIFOメモリ、 5はプロセッサパス、6はCPCS-PDU (データフ レーム)組立用のメモリであり、ATMセルの宛先毎に 用意された複数のパッファエリアからなる。 メモリ6に おいて、6a~6nは宛先毎の組立パッファエリアであ り、各組立パッファエリアは、組立中のCPCS-PD U 6 1 と、組立中のCPCS-PDU 6 1 に対して生成 済のCRC符号62とを蓄積している。

【0017】 上記ATMアダプテーション装置におい て、ATMインターフェース3を介してFIFOメモリ 4へ取り込まれた入力ATMセルは、AALタイプ5の CPCS-PDUを組み立てるために、プロセッサ1に よって順次に読み出され、セルヘッダに含まれる宛先と 対応したパッファエリア61へ転送される。

【0018】本発明では、上記パッファエリア61へ転 送時点に、ATMセルの情報フィールド72をCRC符 ため、宛先の異なる複数のデータフレームに対して1つ 50 号生成回路2に送り込み、CRC符号生成処理を行う。

このCRC符号生成処理に先だって、FIFOメモリ4 からATMセルのヘッダ71を読み出した時、プロセッ サ1は、入力セルがデータフレームの先頭のものか否か を判定し、もし入力ATMセルがデータフレームの先頭 セルの場合は初期値、そうでない場合はパッファエリア 6 iから取り出した既生成済のCRC符号62をCRC 符号生成回路2に設定する。CRC符号生成回路2が生 成したCRC符号は、既生成済のCRC符号62として 該当するパッファエリア6iに記憶される。

サ1が実行する処理のフローチャートを示す。まず、F IFOメモリ4からATMセルのヘッダ部71を読み出 し (ステップF1) 、パッファ内に上記セルの宛先と対 広するパッファエリアが既に用意されているか否かをチ ェックし、これがデータフレームの先頭セルか2番目以 降のセルかを判定する (ステップF2)。

【0020】先頭セルであれば、CRC符号生成回路を 初期化し (ステップF3)、先頭セルでなければ、宿先 と対応するパッファエリア6 i に配憶されているすで既 生成落CRC符号を読み出してCRC符号生成回路2へ 20 設定する(ステップF4)。次に、FIFOメモリ4か ら上記セルの情報フィールド部分72を読み出し、パッ ファエリア61に転送する (ステップF5)。この時、 上記セルの情報フィールド部分72をCRC符号生成回 路2にも入力することによって、CRC符号の生成処理 を実行させる。

【0021】1セル分のデータ転送を終了すると、CR C符号生成回路2が生成したCRC符号を読み出し、こ れをパッファエリア6 i に格納しておく (ステップF 6)。ただし、入力セルがデータフレームの最終セルの 30 場合は、セルの最後尾に含まれているCPCS-PDU のCRC部分をFIFOメモリ4から読み出す前に、C RC生成回路2が生成したCRC符号を読み取ってお き、入力セルを最後まで転送した時にパッファエリア6 iに萎縮されるCPCS-PDU内のCRC符号と比較 することにより、組み立てられたCPCS-PDUにピ ットエラーのないことを確認する。

【0022】上記本発明の方式によれば、宛先の異なる データフレームのCRC符号生成と照合処理を1つのC RC符号生成同路で行うことができるため、ATMアダ 40 プテーション装置のハード量の増大を抑えることができ る。また、CRC符号生成処理をセルの受信の都度行え るため、プロセッサの負荷を分散できる。

【0023】図1に示した例では、組立中のCPCS-PDU61に対応する生成済みCRC符号62を、細立 中のCPCS-PDU61と同一のパッファエリア内に 格納しているが、CRC符号62をCPCS-PDU6 1とは別のパッファ領域に保持するようにしてもよい。

【0024】図5は、CRC符号生成回路2の構成の1 例を示すプロック図である。ここでは、生成するCRC 50 信号103として、上位データの有効を示す信号103

符号が4nビットで、外部データパス(プロセッサパス 5) のビット幅が2nビットとする。

【0025】外部データバスから並列入力されたデータ がCRC符号演算の初期債(既生成済のCRC符号の場 合を含む)の場合、4 n ビットの初期値の上位2 n ビッ トが、1回目の書き込み動作でラッチ21に保持され、 下位2nビットが2回目の書き込み動作でラッチ21に 入力される。この時、ラッチ21に保持されていた上位 2 n ピットと新たに入力された下位2 n ピットとを合わ [0019] 図4に上記動作を実現するためにプロセッ 10 せた4nビットの初期値が、セレクタ24を介してラッ チ2.5に転送される。

> 【0026】一方、外部データパスからの並列入力デー タがCRC符号の演算対象となるデータの場合、1回の 書き込み動作の前半で、2nビット並列入力の上位nビ ットのデータがセレクタ22によってセレクトされ、同 様に、上記書き込み動作の後半で下位nビットのデータ がセレクタ22によってセレクトされる。セレクタ22 からの出力データ101は、それぞれラッチ25からの 帰還データ100と共に演算部23へ入力される。

【0027】演算部23で計算された4nビットの出力 データ102は、初期入力値か演算部出力値かをセレク トするためのセレクタ24を介して、ラッチ25に転送 される。ラッチ25から出力される4nビットのCRC 符号は、セレクタ26で上位または下位2nビットが順 次にセレクトされ、出力制御回路27を介して外部デー タバスに出力される。

[0028] なお、ラッチ21および25のクロック1 05、セレクタ22のセレクト信号104、セレクタ2 4のセレクト信号106、セレクタ26のセレクト信号 107、出力制御回路27の出力許可信号108、プロ セッサへのデータアクノリッジ信号109は、プロセッ サから制御信号 (アドレス信号を含む) 103を受ける 内部制御信号生成回路28において生成される。

[0029] 図6と図7は、上記演算部23の論理構成 の一例を示す。23A(図6)は出力データ102の上 位データ102aに対する論理、23B(図7)は下位 データ102bに対する論理を示し、この例では、8ビ ットの並列データ入力に対して32ビットのCRC符号 を生成する場合の論理となっている。入力データ100 および101と、出力データ102の最上位ピットをそ れぞれC31、D7、EX31とし、最下位ピットをC 0、D0、EX0としている。この例では、排他的論理 和ゲートを延べ220個必要とするが、16ビット並列 データ入力とした場合は、延べ414個の排他的論理和 ゲートが必要である。セレクタ22において16ビット の並列入力データを8ビットの並列データに変換するこ とにより、演算部の論理ゲート数を略半減できる。

[0030] 図8は、内部制御信号生成同路28の構成 を示す。この例では、プロセッサ1から入力される制御

a、下位データの有効を示す信号103b、6本のアド レス信号103c、アドレスの有効を示す信号103 d、リセット信号103e、メインクロック信号103 fの合計11の信号を使用している。

【0031】アドレスデコーダ281は、アドレス信号 103cから、CRC符号演算用初期値書き込み動作を 示す信号200と、CRC符号演算用データ書き込み動 作を示す信号201と、生成されたCRC符号の上位デ ータの読み出し動作を示す信号202と、生成されたC R C符号の下位データの読み出し助作を示す信号203 10 と、セル読み出し動作を示す信号204とを生成する。 【0032】生成されたCRC符号を外部データバス出

力するために出力制御回路27に与える出力許可信号1 08は、CRC符号の読み出し動作を示す信号206 と、データあるいはアドレスの有効を示す信号205と の論理積をとったものとして生成される。

【0033】演算部23への入力データを切り替えるた めにセレクタ22へ与えるセレクト信号104は、ラッ **チ25の出力値が保持された後に切り替える必要がある** ため、後述するラッチ用クロック信号105をクロック 20 入力としたラッチの出力信号として生成される。CRC 符号生成回路への1回のデータ書き込み動作期間の途中 で、上記セレクト信号104を切り替えることによっ て、この期間中に8ビット並列入力のCRC符号波算を 2回実行し、データ書き込み動作を2回行う場合に比較 してCRC符号の生成処理時間を短縮化している。

【0034】ラッチ25への入力データとして、CRC 符号演算用初期値と演算部23の出力値との何れか選択 するためにセレクタ24に与えられるセレクト信号10 6は、CRC符号演算用初期値書き込み動作を示す信号 30 200から生成される。

【0035】CRC符号の出力データの上位と下位とを 切り替えるためにセレクタ26に与えられるセレクト信 号107は、CRC符号の上位データの読み出し動作を 示す信号202から生成される。

【0036】ラッチ21およびラッチ25のクロック信 号105は、ラッチ用クロック信号生成部282におい て、アドレスデコーダ281からの出力信号と、アドレ スの有効を示す信号103dを各種遅延させた信号20 7~210とから生成される。上記ラッチ用クロック信 40 号生成部282の回路構成の1例を図9に示す。

【0037】プロセッサへのデータアクノリッジ信号1 09は、データアクノリッジ信号生成部283におい て、アドレスデコーダ281からの出力信号と、アドレ スの有効を示す信号103dを遅延させた信号211な どから生成される。上紀データアクノリッジ信号生成部 283の回路構成の1例を図10に示す。

【0038】図11~図14は、内部制御信号生成同路 28から出力される主要信号のタイミング図を示す。 【0039】図11は、CRC符号生成用の初期値デー 50 端末装置とATM回線との間の接続装置に適用された例

タを設定する際のタイミング図であり、11は書き込み の1サイクルを示す。入力された初期値データは、セレ クト信号106によってセレクトされ、ラッチ信号10 5の立ち上がりでラッチ部2.5に保持される。

【0040】図12はフレーム組立用のパッファヘFI FOからセルの情報フィールドを転送する際のタイミン グ図であり、12はセルデータを同時にCRC符号生成 同路にも取り込む動作の1サイクルを示す。セレクト信 号104によって、1サイクル中に演算部23への入力 データが切り替えられ、海算部23からの出力データ

は、ラッチ信号105の立ち上がりでそれぞれ保持され 【0041】なお、ここに示したCRC符号生成回路 は、CPCS-PDUの組立が完了した時点でCRC符

号を一括して生成する場合にも適用できる構成となって いる。図13は、CRC符号生成回路へCRC符号生成 対象データを書き込む際のタイミング図であり、13は その書き込みの1サイクルを示す。動作は図12に示し たセル読み込み時と同様である。

【0042】図14は、生成されたCRC符号を読み出 す際のタイミング図であり、14はCRC符号の上位ビ ット読み出しの1サイクル、15はCRC符号の下位ビ ット読み出しの1サイクルを示す。生成されたCRC値 の上位ビットまたは下位ビットの何れかがセレクト信号 107によってセレクトされ、出力許可信号108によ ってそれぞれの値が外部データバスに出力される。

【0043】図15~図17は、図1に示した本発明に よるATMアダプテーション装置と上位装置との接続態

【0044】図15と図16は、ATMアダプテーショ ン装置が、ATM回線と他の通信回線とを接続するため の回線接続装置に適用された例であり、ATM回線から 受信されたセルが、ATMアダプテーション装置によっ てデータフレームに組み立てられ、フレームインターフ ェース9を介して他の通信回線側へ転送されるようにな っている。図15は、フレームインターフェース9をパ ッファ6に直接接続することによって、プロセッサバス 5上でのインターフェイス9とプロセッサ1との競合を 軽減した構成、図16はフレームインターフェース9を プロセッサバス5に接続し、ハードウエアを小型化した

【0045】 ATMアダプテーション装置からフレーム インターフェース9へのデータフレームの受渡しには、 例えば、プロセッサ1が組立て済みのパッファエリア6 1にフラグをたて、これを処理したフレームインターフ ェース 9 がフラグを消し、プロセッサ 1 がフラグの消さ れたパッファエリアを再利用するセマフォア方式を採用 すればよい.

【0046】図17は、ATMアダプテーション装置が

を示す。バッファ6をプロセッサバス5と端末装置側の CPUパス10との間に接続し、組み立てられたフレー ムをCPIJでデータ処理する構成になっている。この構 成により、端末装置をATM回線に接続することができ る。

[0047]

【発明の効果】以上の説明から明らかなように、本発明 によれば、宛先の異なる複数のデータフレームを1つの CRC符号生成回路で処理し、各フレームのCRC符号 の牛成と昭合処理を行うことができる。また、銀立パッ 10 ファへのセルデータ読み込み時に、これと並行してCR C符号生成処理を実行することができ、データの伝送遅 延を軽減した高速の受信処理が可能となる。


【図面の簡単な説明】

- 【図1】本発明によるATMアダプテーション装置の基 本構成を示す図。
- 【図2】ATMセルのフォーマットを示す図。
- 【図3】AALタイプ5のCPCS-PDUのフォーマ ットを示す図。
- 【図4】プ本発明におけるCRC符号生成のための制御 20 手順を示すフローチャート。
- 【図5】 CRC符号生成回路2の構成の一例を示すプロ ック図。
- 【図6】 CR C符号生成回路2の湾算部23の論理(上 位ピット) の一例を示す図。
- 【図7】 CRC符号生成回路2の演算部23の論理(下
- 位ピット)の一個を示す図。 【図8】CRC符号生成回路2の内部制御信号生成回路 28の構成の一例を示す図。
- 信号生成部282の回路構成の一例を示す図。
- 【図10】内部制御信号生成同路28のデータアクノリ


ッジ信号生成部283の回路構成の一例を示す図。


- 【図11】 CRC符号生成回路2へ初期値データを設定 する時の信号タイミング図。
- 【図12】CRC符号生成回路2へセルデータを読み込 か時の信号タイミング図。
- 【図13】CRC符号生成回路2へCRC符号生成対象 データを書き込む時の信号タイミング図。
- 【図14】CRC符号生成回路2からCRC値を読み出 す時の信号タイミング図。
- 【図 1 5】 A T M アダプテーション装置のネットワーク 間接続装置への適用例を示す図。
- 【図16】 ATMアダプテーション装置のネットワーク 間接続装置への適用例を示す図。
- 【図17】ATMアダプテーション装置の端末装置への 適用例を示す図。 【符号の説明】
- 1…プロセッサ、2…巡回冗長検査符号生成回路、3… ATMインターフェース、4…FIFOメモリ、5…プ ロセッサパス、6…パッファメモリ、6 a~6 n…宛先 毎のパッファエリア、61…組立中のCPCS-PD
- U、62…組立中のCPCS-PDUのCRC符号、7 …ATMセル、71…ATMセルのヘッダ、72…AT Mセルの情報フィールド、8…CPCS-PDU、81 …CPCS-PDUの情報フィールド、82…CPCS -PDUのパッド、83…CPCS-PDUのトレイ ラ、21…ラッチ、22…セレクタ、23…演算部、2
- 4…セレクタ、25…ラッチ、26…セレクタ、27… 出力制御回路、28…内部制御信号生成回路、F1…セ ルヘッダ読み出し、F2…先頭セル判別、F3…CRC 【図9】内部制御信号生成回路28のラッチ用クロック 30 符号生成回路初期化、F4…初期信書き込み、F5…デ ータ読み出し、F6…生成CRC値読み出し。

[図1] [図2]











[図6]



[図7]





[図8]







図11]




【図12】




[図13]




【図14】




【図15】



[図17]



【図16】



フロントページの統き

(72)発明者 柳 純一郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 浜田 微

東京都国分寺市東恋ケ経1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 田中 克佳

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内